Тор	Item	Previous	Next

Combined multiple memories.

US4964078

- Patent Assignee MOTOROLA INC
- · <u>Inventor</u>
 JANDU JASWINDER S; SMITH TREVOR
 SYDNEY
- International Patent Classification
 G11C-005/06G11C-008/00G11C-011/00G11
 C-011/41G11C-017/00H01L-021/82
- <u>US Patent Classification</u>
 ORIGINAL (O): 365185110; CROSS-REFERENCE (X): 365063000 365189020
 365230030

- **Publication Information**US4964078 A 19901016 [US4964078]
- Priority Details 1989US-0352302 19890516
- Designed States (EP-398067) DE FR GB IT

FamPat family

US4964078 A 19901016 [US4964078] EP0398067 A2 19901122 [EP-398067]


JP3009549 AZ 19910117 JP03009549

EP0398067 A3 19910130 [EP-398067]

· Abstract:

(EP-398067)

A combined multiple memory array is disclosed which includes at least two differing types of memory arrays (4, 5, 6) located next to and aligned to one another. The individual memory cells of the differing memory arrays are designed wherein the x pitches may vary in order to allow the y pitches to be substantially equal. A common set of row decoders (8) provide common wordline decoding to the differing memory arrays. The memory arrays need not have the same number of words or bits to share the common row decoders. The column decoders (11, 12, 13) may be separate for each array to account for different word sizes. A common set of column decoders is possible with equal word lengths from each array. A significant savings in silicon area may be saved by combining the multiple arrays.



© Questel.Orbit

®日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-9549

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)1月17日

H 01 L 21/82 G 11 C 17/00

Z

7131 - 5B8225-5F

21/82 H 01 L G 11 C

3 4 5

11/34 審査請求 未請求 請求項の数 11

(全6頁)

D

会発明の名称 複合集積記憶装置

> ②特 願 平2-124305

23出 顧 平2(1990)5月16日

優先権主張 @1989年5月16日@米国(US)@352,302

72)発 明 者 ジヤスウインダー・エ アメリカ合衆国アリゾナ州メサ、イースト・エルムウッド

ス・ジヤンデュー 5610

個発 明 アメリカ合衆国アリゾナ州メサ、イースト・エバーグリー 者 トレパー・シドニー・

ン・ストリート5544

勿出 願 人 モトローラ・インコー アメリカ合衆国イリノイ州シヤンパーグ、イースト・アル

> ポレーテツド ゴンクイン・ロード1303

四代 理 人 弁理士 大貫 進介 外1名

> 旫 鮿 桕

1. 発明の名称

複合集積記憶装置

- 2. 特許請求の範囲
- (1)モノリシック集積記憶装置であって:

アドレスを受収り複数の語線を発生する手段で あり、如何なる任意の時刻にも前記語線のうち1 本のみを能動にする第1の手段;

前記第1の手段に結合し、ディジタル情報を格 納する複数のセルを有し、且つ前記複数の語線の 少くとも一つを受ける手段であり、前記セルの各 マが×ピッチおよびソピッチを有するところの第 2の手段:および

前記第2の手段とは異なる方式でディジタル情 報を格納する複数のセルを有し、前記第1の手段 に結合し、前記複数の語線の少くとも一つを受け るように構成され、且つ前記第2の手段に対して 隣接し且つ整合して配置されている第3の手段で あり、前記セルの各々はXピッチおよびYピッチ

を有し、前記第2の手段および第3の手段の前記 セルのソピッチは実践上等しいところの第3の手 段:

から成るモノリシック集積記憶装置。

(2) 前記第1の手段に結合し、前記第3の手段 に対して隣接し且つ整合して設置され、前記第2 および第3の手段とは異なる方式でディジタル情 報を格納し、且つ複数のセルを有する手段であり、 該セルの各々はxピッチおよびyピッチを有し、 前記セルのソピッチは前記第1の手段の前記セル の Уピッチと実質上等しいところの第4の手段:

をさらに備えている請求項1記載のモノリシッ ク集積記憶装置。

(3) 前記第2の手段に結合している複数のデコ ーダーセルを備えており、該デコーダーセルの各 々が前記第2の手段のセルの少くとも一つに結合 した少くとも一つのピット線を有し、前記第2の 手段のセルの×ピッチに実質上等しい×ピッチを 有する第1の列デコーダー:および・

前記第3の手段に結合している複数のデコーダ

ーセルを備えており、該デコーダーセルの各々が 前記第3の手段のセルの少くとも一つに結合した 少くとも一つのピット線を有し、前記第3の手段 のセルのメピッチに実質上等しいメピッチを有す る第2の列デコーダー:

をさらに備えている請求項 2 記載のモノリシック集積記憶装置。

(4)前記第2および第3の手段に結合して該第 2および第3の手段に格納されているディジタル 情報を選択的に受収るマルチプレクサー;および

該マルチプレクサーに結合して選択されたディジタル情報を受取り、更に所要ディジタル情報を 選択する列デコーダー:

をさらに備えている請求項 2 記載のモノリシック集積記憶装置。

(5)モノリシック集積回路であって:

複数のデコーダーセルを備え、該デコーダーセルの各々がソピッチを有すると共に少くとも一つの語線を備えている行デコーダー;

該行デコーダーに結合し、且つ複数のRAMセ

ルを備えており、該RAMセルの各々が前記語線の少くとも一つにより選択され、前記RAMセルの各々がメピッチおよびソピッチを有しており、前記RAMセルは前記デコーダーセルと同じソピッチを有するように配置されているRAMアレイ:および

前記行デコーダーに結合され、前記RAMアレイの近傍に設置され、且つ複数のROMセルを備えており、該複数のROMセルは前記語線の少くとも一つにより選択され、前記ROMセルの各々はメピッチおよびソピッチを有しており、前記ROMセルはそのソピッチが前記RAMセルのソピッチと等しくなるように配置されているROMアレイ・

から成るモノリシック集積回路。

(6) 前記行デコーダーに結合し、且つ複数のE PROMセルを備えており、該EPROMセルの 各々が前記語線の少くとも一つにより選択され、 前記EPROMセルがメピッチおよびソピッチを 有し、該ソピッチが前記デコーダーセルのソピッ

チに等しいEPROMアレイ:

をさらに備えている請求項5記載のモノリシック集積回路。

(7) 前記ROMアレイは電気的に磨換え可能なメモリーアレイである請求項5記載のモノリシック集積回路。

(8) 複数のデコーダーセルを備えており、該デコーダーセルの各々が前記RAMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記RAMセルのメピッチに実質上等しいメピッチを有するところの第1の列デコーダー;および

複数のデコーダーセルを備えており、該デコー ダーセルの各々が前記ROMセルの少くとも一つ に結合した少くとも一つのピット線を有し、前記 デコーダーセルが前記ROMセルのメピッチに実 質上等しいメピッチを有する第2の列デコーダー;

をさらに備えている請求項5記載のモノリシック集積回路。

(9)複数のデコーダーセルを備えており、該デ

コーダーセルの各々が前記EPROMセルの少くとも一つに結合した少くとも一つのピット線を有し、前記デコーダーセルが前記EPROMセルのメピッチに実質上等しいメピッチを有する第3の列デコーダー:

をさらに備えている請求項6記載のモノリシック集積回路。

(10) 前記EPROMアレイはEEPROMアレイである請求項6配戦のモノリシック集積回路。

(11) デコーダーならびに第1および第2のメモリーアレイを備え、前記デコーダーはソピッチを有する複数のセルを備えており、前記第1および第2のメモリーアレイは×ピッチおよびソピッチを有する複数のメモリーセルを備えているところの複合記憶装置の配置を行う方法であって:

最大面積を必要とするメモリーセルを有する第 1のメモリーアレイを配置する段階:

前記第2のメモリーアレイのメモリーセルが最初に配置した第1のメモリーアレイのメモリーセルとソ方向のピッチが合うように第2のメモリー

アレイを配置する段階;

前記デコーダーのセルが、最初に配置した第1 のメモリーアレイのメモリーセルとソ方向にピッチが合うように、前記デコーダーを配置する段階: および

前記デコーダーを第1および第2のメモリーア レイに結合させる段階:

から成る方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、一般に記憶装置の分野に関するものである。更に詳細には、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的鸖込み可能ROM(EPROM)などの各アレイをピッチを整合させて組合せた複合記憶装置に関する。

(従来技術および解決すべき課題)

多数の電子回路、典型的にはマイクロコンピュ ータに基づく回路は、一時的にまたは持続的にディジタル情報を格納する必要があり、更に情報に

れらは典型的には、それぞれ、行デコーダーのソ ピッチおよび列デコーダーのXピッチに整合している。

容量が異なり形式の異なる記憶装置を必要とするASIC応用の場合、異なる記憶装置を同じクロックサイクルで(または非同期的に)アクセスする必要のないことが非常に多い。異なる形式の

迅速にアクセスしなければならない。更に、多くの電子回路は同じシステムに一時的および持続的の両格納装置を必要とすることが普通である。格納装置に必要なピットの数、したがってメモリーセルの数はシステムによってかなり変ることがある。必要な格納ピット数は大きくなることがあるから、所定の領域に対する記憶ピットの密度を増すことが有利である。

記憶装置は個別にアクセスされ、通常そのアドレスされた内容を母線に載せる。事実、各メモリーアレイの行デコーダーまたは列デコーダーは冗長的であり、その上かなりな鼠の面積を必要とすったができるように設計したとすれば、行デコーダーおよび/または列デコーダーを共有させることができる。これは少量の小さなメモリーセルが存在するとき特に効率が良い。

ピッチ整合したアレイは従来のコンピュータ扱助計(CAD)技法を用いて構成することができる。しかしながら階層構造的設計法、更に詳細にはシリコンパイラーはこのような集積回路はシロンパイラーは、システムの高レベル記録が、これを回路のパラメーター化配置と対して、これを回路がソフトウェアを作りのできる。設計いかるが、複数の回路には受けるの後の回路設計には必要とする時間がかなり少い。最大メモリーセルのメピッチおよびソ

ピッチを一旦決定すれば、これらパラメーターを 使用して他のピッチ整合記憶装置を迅速に配置す ることができる。

したがって、必要なのは、異なる種類の記憶装置、たとえば、ランダムアクセス記憶装置(RAM)、固定記憶装置(ROM)、電気的認込み可能ROM(EPROM)などのアレイをピッチ整合して組合せた複合記憶装置である。

したがって、改良された記憶装置を提供するの が本発明の目的である。

本発明の他の目的は共通のデコーダーを共有する異なるメモリーアレイを備えた記憶装置を提供することである。

本発明の更に他の目的はピッチ整合したアレイを有する複合記憶装置を提供することである。(課題を解決するための手段)

本発明の上述および他の目的を達成するモノリシック集積記憶装置は、アドレスを受取り複数の 語線を発生するように結合された行デコーダーか ら構成され、如何なる任意の時刻にも前記語線の

(実施例の説明)

第1図においてランダムアクセス記憶装置(R AM)セル1を固定記憶装置(ROM)セル2と 比較する。RAMセル1は内部に通常4乃至6個 のデバイスを備えているがROMセル2は通常1 個のデバイスを備えている。それ故、RAMセル 1は所定の技術についてROMセル2の約4倍の **価積を処型的には占有する。更に、RAMセル1** は語線および選択用の<u>語線</u>を必要とし、ビットお よび<u>ビット</u>を出力する。ROMセル2は選択用語 稼だけを必要とし、単一ピットのみを出力する。 RAMセル1の幅をメピッチである距離xで示し、 髙さをソピッチである距離ソで示してある。同様 にROMセル2のXピッチおよびYピッチをそれ ぞれ×1およびy1で示してある。RAMセル1 はROMセル2よりかなり大きいが、ピッチyお よびy1はxピッチを大きくし、x1ピッチを小 さくすることにより等しくすることができる。更 にRAMセル1およびROMセル2の面積を更に 効率良く合わせるためにそれぞれの列デコーダー

うち1本のみを能効にする。行デコーダーは、複 数の、ただし異なるメモリーアレイの内碌大のメ モリーセルにピッチ整合している複数のデコーダ ーセルを備えている。ディジタル情報を格納する 第1のメモリーアレイは複数の語線の少くとも一 つを受取る行デコーダーに結合されており、第1 のメモリーアレイは複数のセルを有し、各セルが X ピッチおよび Y ピッチを備えている。第1のメ モリーアレイと異なる方式でディジタル情報を格 枘する第2のメモリーアレイは、行デコーダーに 枯合されており、第2のメモリーアレイは第1の メモリーアレイに対して隣接し且つ整合して配置 されている複数のセルを有し、各セルがXピッチ およびソピッチを備え、Xピッチは第1のメモリ ーアレイのセルのXピッチとは異なっている。前 記第1および第2のメモリーアレイのセルのyピ ッチは実質上等しい。

本発明の上述のおよび他の目的、特徴および利点は添付図面と関連して行う以下の詳細な説明から一層良く理解されるであろう。

で別の復号を行ってROMセル2内に2または4 ピットのROMを入れることも可能である。RA Mセル1およびROMセル2は単なる例示であり、 ピッチ整合はあらゆる形式のメモリーセルに適用 可能である。

第2図は、RAMアレイ4、ROMアレイ5、 および電気的斟込み可能ROMアレイ6を相合数 のRAMセル1を備えており、ROMアレイ5は 複数のROMセル2を備えており、EPROMア レイは複数のEPROMセル21を備えている。 アドレスパッファー7はアドレスを受取り、メモー の特定のビットを選択する。アドレスパッファー では、ロビットを有する団線17により行する なっとは多のデコーダー11、列デコーター を18により列デコーダー13に接続されている。 アドレスパッファー7は印線17たよりにより なっちにより列デコーダー13に接続されている。 アドレスパッファー7は印線17および18にアドレス信号用の別のドライブを発生する。 ーダー8は複数のデコーダーセル19から構成されており、行デコーダー8は複数の語線9によりRAMアレイ4、ROMアレイ5、およびEPROMアレイ6に接続されている。

各デコーダーセル19はRAMセル1とY方向にピッチ整合しており、RAMセル1は更にROMセル21とY方向のMセル21とY方向にピッチ整合している。RAMセル1、ROMセルクがよびEPROMセル21のXピッチは内がといる。RAMセル1、まはサークのメピッチがあった。RAMアレイは接続ダーカークー13に接続されている。同様にROMアレイは接続されている。同様にROMアレイを接続されている。例デコーダー13に接続されている。

アドレスパッファー 7 が新しいアドレスを受収ると、AI線 1 7 および 1 8 に載っているアドレス

チプレクサー15および列デコーダー16が列デコーダー11、12、および13と置き換わっている。3対1マルチプレクサー15は第2図の列デコーダー11、12、および13と同じ様式で接続されているが、列デコーダー16に接続されているその出力に複数のピット26を備えている。この構成において、簡単な3対1マルチプレクサー15および単一の列デコーダー16により面積が節約されている。しかし、これにはRAMアレイ4、ROMアレイ5、およびEPROMアレイ6の各々からの語の大きさを等しくしなければならない。

第2図および第3図において、アレイあたりのビットの数を等しくする必要はない。またアレイあたりの語の数を等しくする必要もない。たとえば、RAMアレイ4に200語があり、ROMアレイ5に100話しかないとすれば、複数の語線9の下半分がRAMアレイ4だけに接続され、ROMアレイ5には接続されないことになる。一組の行デコーダーだけしか必要としないからメモリ

信号がそれぞれ行デコーダー8および列デコーダ -11、12、および13により復号される。そ の結果、複数の語線9の一つが能動となり、RA MUU1, ROMUU2, SUUEPROMUU21の各行が選択されることになる。同時に、列 デコーダーがRAMセル1、ROMセル2、また はEPROM21の一つから複数のビットを選択 する。列デコーダー11、12、および13は異 なる数のデコーダーセルを倣えることができるか らRAMアレイ4、ROMアレイ5、またはEP ROMアレイ6に対して語の大きさを同じにする (語線あたりのピット数を同じにする)必要はな い。RAMセル1、ROMセル2、およびEPR OMセル21は、幾つかの別の形式の記憶装置を 代りに使用することができるので、ここでは一例 として使用したものである。

複合メモリーアレイ14の別の構造を第3図に示す。同等の構造を示すのに第2図に使用した数を第3図に繰返してある。第3図における接続は第2図におけるものと同じであるが、3対1マル

ーアレイを組合わせることにより面積のかなりな 節約が実現される。また冗長な電力母線の他に冗 長な語線およびピット線の必要性も除かれること によっても面積が節約される。

複合複数記憶装置の構成はシリコンコンパイラ - を使用することにより自動化することができる。 コンパイラーセルは、入力パラメーターがメモリ ーセルの数、行および列の数、およびメモリーセ ルのメピッチおよびソピッチを含んでいる異なる メモリーアレイに対して規定することができる。 **退大のメモリーセルを有するメモリーアレイのy** ピッチが、限小限界となるので、最初に配置する。 別の各アレイに対する残りのメモリーセルを次に、 ソピッチは同じであるが×ピッチが可変であるよ うに配置する。次に、行デコーダーを整合ソピッ チおよび可変×ピッチを備えるように配置する。 次の段階ではXピッチが整合されることになる列 デコーダーをそのそれぞれのメモリーアレイのメ モリーセルに加える。最後にアレイおよびデコー ダーを普通の設計規則に従って配置し、相互に接

続する。

これまで述べたことにより、異なる形式の記憶 装置、たとえば、ランダムアクセス記憶装置(R AM)、固定記憶装置(ROM)、電気的響込み 可能固定記憶装置(EPROM)、またはその幾 つかの組合せ、のピッチ整合したアレイを融合す

る複合記憶装置が提供されたことが認められるは

ずである。

4. 図面の簡単な説明

第1図は従来の節的RAMセルおよびROMセルのプロック図である。

第2図は本発明の一実施例のプロック図である。 第3図は本発明の他の実施例のプロック図であ

1 ·······R A M セル、 2 ·······R O M セル、 3 ········ 部分記憶装置システム、 1 4 ······· 複合メモリーアレイ

特許出願人 モトローラ・インコーポレーテッド 代 理 人 弁理士 大 貫 進 介 同 同 本 城 雅 則

